Was ist Co Packaged Optics CPO? Der Leitfaden für KI-Rechenzentrumsverbindungen der nächsten-Generation
Jul 11, 2026
Eine Nachricht hinterlassen
TL;DR:Co-Packed Optics (CPO) ist eine fortschrittliche heterogene Integrationstechnologie, die optische Engines (Transceiver) und elektrische Schaltchips (ASICs) auf einem einzigen gemeinsamen Substrat zusammenfasst und herkömmliche Kupferleiterbahnen durch direkte optische Verbindungen mit hoher Dichte im Millimeterbereich ersetzt.Durch die Platzierung der optischen Transceiver -oft als photonische Chiplets bezeichnet-direkt im Switch-Gehäuse und nicht als separate Module auf der Frontplatte reduziert CPO den elektrischen Signalpfad von Zentimetern auf Millimeter. Diese revolutionäre Architektur senkt den Stromverbrauch drastisch um bis zu 70 %, erhöht die Bandbreitendichte und beseitigt die physischen Grenzen der Kupferverkabelung in KI-Clustern und Hyperscale-Rechenzentren der nächsten Generation. Wenn Sie sich fragenWas ist eine mitverpackte Optik?und warum es der Schlüssel zur Skalierung der zukünftigen Netzwerkinfrastruktur ist, erläutert dieser umfassende technische Leitfaden das Innenleben, die Verpackungsstrukturen, die Energieeffizienz und die wichtigsten Branchenakteure.
Hochgeschwindigkeitsnetzwerke stoßen an eine physische Hürde, die herkömmliche Kupferkabel nicht überwinden können. Während die Cluster der künstlichen Intelligenz (KI) skalieren, haben Kupferdrähte Schwierigkeiten, enorme Datenraten zu bewältigen, ohne Strom zu verbrauchen und extreme Hitze zu erzeugen.
Wie können wir den Datenfluss bei 800G, 1,6T und mehr aufrechterhalten, ohne dass unsere Switches kaputt gehen?
Die Antwort liegt in einem bahnbrechenden architektonischen Wandel: Co Packaged Optics (CPO). AberWas ist eine mitverpackte Optik?, und warum ist sie plötzlich die am meisten diskutierte Technologie in der optischen Kommunikationsbranche?
Bei COBTEL, mit über 20 Jahren Erfahrung in der optischen Kommunikations- und Netzwerkverkabelungsbranche, haben wir zugeschautGlasfaser-Transceiver-TypenWeiterentwicklung von 1G-SFP-Modulen zu den heutigen 1,6T-Konfigurationen. CPO ist der nächste Schritt und sein Verständnis ist für jeden, der Netzwerke für KI, Cloud oder Hochleistungsrechnen entwirft, von entscheidender Bedeutung.
Was ist Co Packaged Optics (CPO)?
Co-Packed Optics (CPO) ist eine fortschrittliche heterogene Integrationstechnologie, die optische Engines (Transceiver) und elektrische Schaltchips (ASICs) auf einem einzigen Substrat zusammenfasst und so lange Kupferleiterbahnen durch direkte optische Verbindungen mit hoher Dichte im Millimeterbereich ersetzt.
Auf seiner grundlegenden Ebene stellt Co-Packed Optics (CPO) einen Übergang von einem modularen Transceiversystem zu einem hochintegrierten Co-Packed-Chip-System dar. Um CPO zu verstehen, stellen Sie sich einen herkömmlichen optischen Transceiver als „Büroübersetzer“ vor. In einer Standardkonfiguration befindet sich dieser Übersetzer ganz am Rand des Schalters (der Frontplatte). Wenn der Hauptschalter-Chip (der Lautsprecher) Daten senden möchte, muss er die Daten über eine lange, verrauschte Kupferleiterbahn auf der Leiterplatte über die Anschlüsse bis zur Frontplatte übertragen. Der Übersetzer an der Frontplatte wandelt diese elektrischen Signale dann in Licht um und sendet sie über die Faser.
CPO verlegt den Übersetzer direkt in das gleiche Büro wie der Redner. Indem die optische Engine (der Teil, der Elektrizität in Licht umwandelt) aus der separaten Frontpanel-Box herausgenommen und direkt auf demselben Multi-Chip-Substrat wie der Hauptschalter-ASIC platziert wird, verkürzt sich die Übertragungsdistanz elektrischer Signale von mehreren Zentimetern auf nur 2 bis 5 Millimeter. Da dieser Abstand so kurz ist, sinkt die für die Übertragung von Hochfrequenzsignalen erforderliche Leistung drastisch, wodurch Signalverschlechterung und Übertragungsfehler praktisch ausgeschlossen werden.
Um eine andere alltägliche Analogie zu verwenden: Herkömmliche optische Module sind so, als würden Sie Ihr Versandverteilzentrum in einer benachbarten Stadt platzieren. Jedes Mal, wenn Sie ein Paket ausliefern möchten, müssen Sie einen LKW über eine lange Autobahn fahren. CPO ist so, als würde man das Distributionszentrum direkt nebenan in das Lager Ihrer Fabrik verlegen. Der Verfahrweg schrumpft von einigen Zentimetern auf wenige Millimeter.
Da die Übertragungsstrecke so kurz ist, benötigen Sie nicht so viel Strom, um das Signal zu übertragen, was Leistungsverluste und Übertragungsfehler drastisch reduziert.
Hier ist ein kurzer Vergleich, der zeigt, wie CPO das Paradigma verändert:
Besonderheit
Traditionelles steckbares Modul
Co-verpackte Optik (CPO)
Platzierung der optischen Engine
Vorderseite des Schalters
Im Schalter, auf dem Chipsubstrat
Elektrische Pfadlänge
10 bis 30 Zentimeter
2 bis 5 Millimeter
Stromverbrauch
Hoch (wegen langer Kupferpfade)
Niedrig (bis zu 70 % Energieeinsparung)
DSP-Abhängigkeit
Hoch (erfordert starke Signalabstimmung)
Niedrig (kann den DSP oft vollständig eliminieren)
Wartung & Austausch
Einfach (Hot-austauschbar von der Vorderseite)
Komplex (erfordert spezielles modulares Design)
Das Verständnis dessen, was ein optisches Modul auf seiner grundlegenden Ebene ist, ist der Ausgangspunkt für das Verständnis von CPO. Während es sich bei herkömmlichen Modulen um unabhängige, steckbare externe Boxen handelt, stellt CPO einen Übergang von einem „modularen System“ zu einem „Co-Packed-Chip-System“ dar.
Warum stoßen herkömmliche steckbare Module an ihre physikalischen Grenzen?
Herkömmliche steckbare Module stoßen bei Einzelkanalraten von 224 Gbit/s an ihre physikalischen Grenzen, da hochfrequente elektrische Signale über Kupferleiterbahnen schnell abgebaut werden und zur Wiederherstellung der Signalintegrität stromhungrige digitale Signalprozessoren (DSPs) erforderlich sind. In den letzten 20 Jahren waren steckbare Transceiver das Fundament der Datenkommunikation. Wenn ein Modul kaputt ging, konnte ein Techniker es herausziehen und ein neues einsetzen, ohne den gesamten Schalter abzuschalten. Diese Plug-{8}}and-einfachheit machte die Skalierung von Rechenzentren unglaublich einfach.
Da jedoch die Einzelkanalgeschwindigkeiten in Richtung 224 Gbit/s ansteigen, erleiden hochfrequente elektrische Signale eine extreme Dämpfung (Verlust der Signalstärke), wenn sie durch Kupferleiterbahnen auf einer Leiterplatte (PCB) wandern. Bei diesen Raten verschlechtert sich das Signal so schnell, dass es wie ein unscharfes Rauschen aussieht. Um dies zu bereinigen, basieren herkömmliche Transceiver auf einem DSP-Chip (Digital Signal Processor), der als Hochgeschwindigkeitsrekonstruktor fungiert. Allerdings kann ein einzelner DSP-Chip in einem optischen Modul zwischen 5 und 10 Watt Leistung verbrauchen, was bei der Vervielfachung auf Dutzende von Transceivern zu extremen thermischen Engpässen führt. CPO löst dieses Problem, indem der Kupferpfad fast vollständig entfernt wird.
Wie spart CPO so viel Strom?
Die extremen Stromsparvorteile von CPO ergeben sich aus zwei Hauptbereichen:
Eliminierung oder Verkleinerung des DSP:Da der Abstand zwischen dem Switch-Chip (ASIC) und der optischen CPO-Engine nur wenige Millimeter beträgt, bleibt das elektrische Signal klar und sauber. Das System benötigt keinen schweren, stromhungrigen DSP mehr, um eine komplexe Signalwiederherstellung durchzuführen, wodurch sofort 5 bis 10 Watt Leistung pro Port eingespart werden.
Reduzierung der Treiberleistung:Wenn Signalleitungen kurz sind, müssen elektrische Verstärker (Treiber) nicht annähernd so viel Spannung erzeugen, um die Lücke zu überbrücken. Dadurch sinkt die Treiberleistung auf einen Bruchteil dessen, was herkömmliche Systeme benötigen.
Einsparungen pro-Port:Laut von NVIDIA veröffentlichten Daten reduziert der Wechsel zu einem CPO-fähigen Design den Stromverbrauch einzelner Ports von 30 Watt auf nur 9 Watt (eine Reduzierung um 70 %).
Systemweite Einsparungen: Bei hochskalierten KI-Architekturen zeigte die Hardwareanalyse von Meta, dass ein herkömmliches steckbares 800G-Modul etwa 15 W verbraucht, während die optische Engine im Bailly CPO-Switch von Broadcom nur 5,4 W pro 800 G bereitgestellter Bandbreite verbraucht (eine Energieeinsparung von 65 %). Diese Eliminierung der Wärme auf Chipebene macht umweltfreundliches, äußerst nachhaltiges KI-Computing zur Realität.
Wie sieht ein CPO-System von innen aus?
Ein Standard-CPO-System besteht aus drei Kernkomponenten: einer Silizium-Photonik-Engine für die elektro{0}optische Umwandlung, einem hochpräzisen Glasfaser-Array (FAU) für externe Konnektivität und einem anwendungsspezifischen Schaltchip mit integrierter Schaltung (ASIC), der als Gehirn fungiert.
Im Inneren eines gemeinsam verpackten Optikdesigns ändert sich das physische Layout von einer ausgebreiteten Platine zu einem hochdichten, integrierten Mikrosystem. Hier sind die drei Säulen, die sein Inneres ausmachen:
Die Silicon Photonics Engine (PIC):Setzt auf Siliziumphotonik (SiPh). Photonische integrierte Schaltkreise (PICs) werden mithilfe von Standard-CMOS-Prozessen hergestellt, sodass mikroskopisch kleine optische Wellenleiter, Modulatoren und Detektoren direkt auf einen Siliziumchip gedruckt werden können.
Hochpräzise Fiber-Array-Einheit (FAU):Sobald der PIC elektrische Signale in Licht umwandelt, richtet die FAU Dutzende einzelner Fasern mit mikroskopischer Präzision (Stirnflächentoleranzen im Mikrometerbereich) an den optischen Anschlüssen des PIC aus.
Der Switch-ASIC (Core Brain):Der zentrale Prozessor verwaltet das Netzwerk-Routing und ist direkt neben dem PIC auf einem einzelnen Multi-Chip-Gehäusesubstrat mit 2,5D- oder 3D-Stacking platziert.
Die externe Laserquelle (ELS): Platzierung der Glühbirne außerhalb des Ofens
In einem CPO-Gehäuse gibt es eine große Designherausforderung: Hitze. Der Silizium-Schalter-ASIC wird unglaublich heiß (er läuft wie ein kleiner Ofen), aber Laser sind sehr temperaturempfindlich. Wird ein Laserchip zu heiß, sinkt seine Effizienz und seine Lebensdauer sinkt.
Um dieses Problem zu lösen, verwenden CPO-Architekturen eine externe Laserquelle (ELS). Der Laserstrahler wird vollständig aus dem heißen Chipgehäuse herausgenommen und auf der kühlen Frontplatte des Schalters platziert. Glasfaserkabel mit hoher-Dichte leiten dann das unmodulierte Laserlicht von der Frontplatte in die CPO-Engine auf dem Chip.
Dieses Design schützt die „hitzeempfindlichen Glühbirnen“ vor dem „Ofen“ und macht das System dadurch wesentlich zuverlässiger. Um diese Komponentendynamik zu beherrschen, ist es äußerst nützlich, die Hauptteile eines optischen Transceivers zu studieren.
Haupttypen der Verpackungsstruktur optischer CPO-Module
Die Art und Weise, wie Ingenieure die optischen und elektrischen Chips physisch anordnen, verbinden und stapeln, definiert die CPO-Verpackungsstruktur. Heute hat sich die Branche auf drei Hauptstrukturen festgelegt: 2D-, 2,5D- und 3D-Verpackung.
1. 2D-Verpackung (Side-by-Side-Integration)
In einer 2D-Konfiguration werden der elektronische integrierte Schaltkreis (EIC) und der photonische integrierte Schaltkreis (PIC) nebeneinander auf demselben organischen Substrat oder PCB platziert.
Drahtbonden CPO:EIC und PIC werden mit dem Substrat verbunden und dünne Golddrähte überbrücken die Lücke zwischen ihnen. Obwohl dies sehr flexibel und einfach zu bauen ist, erzeugen die Drahtschleifen eine hohe parasitäre Kapazität, die die Hochgeschwindigkeitsleistung einschränkt.
Flip-Chip CPO:Die Chips werden auf den Kopf gestellt und durch kleine Metallhöcker mit einem Keramiksubstrat verbunden. Dies sorgt für einen kürzeren Signalweg und eine bessere Thermik, aber mehrschichtige Keramiksubstrate sind teuer.
Fan-Out Wafer-Level Packaging (FOWLP):PIC und EIC werden in eine synthetische Polymerschicht eingegossen und mit hochdichten Metallleitungen (Redistribution Layers oder RDLs) überdruckt, um sie zu verbinden. Dadurch werden Drahtverbindungen und Unebenheiten vollständig eliminiert, wodurch ein sehr dünnes Hochleistungsmodul entsteht.
Beispiel aus der realen-Welt:Der Bailly 51.2T CPO-Switch von Broadcom nutzt FOWLP, um acht optische Engines um den zentralen Switch-ASIC zu packen.
Bei der 2,5D-Verpackung wird eine zusätzliche Schicht namens „An“ eingeführtInterposerzwischen den aktiven Chips und dem unteren Substrat. Die aktiven Chips sitzen auf diesem Interposer, der eine unglaublich dichte, mikroskopisch kleine Verdrahtung enthält, um Signale zwischen ihnen zu leiten.
Silizium-Interposer:PIC und EIC sitzen auf einer dünnen Siliziumschicht. Dies passt sich der thermischen Ausdehnung der Chips perfekt an und verhindert physische Verformungen. Silizium ist jedoch ein Halbleiter, der dazu führen kann, dass hochfrequente Signale Energie in das Substrat abgeben.
Glas-Interposer:Chips sitzen auf einem Glasinterposer. Glas ist ein außergewöhnlicher elektrischer Isolator, der hochfrequente Signale klar hält.
Meilenstein des OFC 2026:Intel stellte auf der Optical Fiber Communication Conference 2026 einen CPO-Prototyp mit Glassubstrat vor, der eine zehnfache Steigerung der Verbindungsdichte demonstrierte.
EMIB (Embedded Multi-die Interconnect Bridge):Anstelle eines riesigen, teuren Interposers wird eine winzige, dünne Silizium-„Brücke“ direkt unter den Chipkanten in das organische Substrat eingebettet, um diese zu verbinden. Das spart Geld und sorgt für eine hervorragende Signalintegrität.
3. 3D-Verpackung (vertikale Stapelung)
3D-Verpackungen stellen die ultimative Weiterentwicklung von CPO dar. Anstatt die optischen und elektrischen Chips nebeneinander-an-zu platzieren, stapeln Ingenieure sie vertikal, direkt übereinander.
PIC als Interposer:Der elektronische Chip (EIC) wird mithilfe fortschrittlicher Kupfer{0}}zu-Hybridverbindungen direkt auf den optischen Chip (PIC) gestapelt.
Plattformstandard:Die 3D-Plattform COUPE (Compact Universal Photonic Engine) von TSMC nutzt diesen Ansatz und senkt die parasitäre Kapazität um unglaubliche 85 % und die Signallatenz um 95 %.
EIC als Interposer:Der PIC ist auf dem EIC gestapelt. Dadurch kann der heiße elektronische Chip zur einfacheren Kühlung direkt mit dem unteren Substrat verbunden werden.
Einbettung organischer Substrate:Die Silizium-Photonik wird direkt in ein organisches Substrat eingebettet und nutzt eingebaute Polymerwellenleiter zur Lichtleitung. Dies ist äußerst kostengünstig-, neigt aber bei starker Hitze dazu, sich zu verziehen.
Hier ist eine Zusammenfassung der Kompromisse zwischen diesen drei strukturellen Ansätzen:
Verpackungsart
Verbindungsdichte
Signalintegrität
Herstellungskosten
Wärmemanagement
Kommerzielle Bereitschaft (ab 2026)
2D-Verpackung
Mäßig
Mäßig
Niedrig bis mittel
Gerecht
Reife (Broadcom Bailly, Cisco SiliconOne)
2,5D-Verpackung
Hoch
Hoch
Hoch
Gut
Skalierung (CoWoS-Systeme)
3D-Verpackung
Ultra-Hoch
Exzellent
Sehr hoch
Anspruchsvoll (Flüssigkeitskühlung erforderlich)
Neu (NVIDIA Quantum-X800, TSMC COUPE)
Wer baut CPO auf? Die globale Ökosystemkarte
CPO ist keine lokalisierte Anstrengung; Es hat eine massive globale Zusammenarbeit in den Bereichen Siliziumdesign, fortschrittliche Verpackung, Laserfertigung und physische Verkabelungsinfrastruktur ausgelöst.
1. Internationale Silizium- und Systemgiganten
NVIDIA:Der aggressivste Treiber der CPO-Kommerzialisierung. Der flüssigkeitsgekühlte CPO-Switch Quantum-X800 Q3450-LD von NVIDIA (unter Verwendung der 3D COUPE-Plattform von TSMC) liefert 115,2 Tbit/s Gesamtbandbreite über 144 Ports, wobei der DSP vollständig entfernt wird, um über 3 Kilowatt Strom pro Switch-Rack einzusparen.
Broadcom:Der frühe Pionier. Nach seinem Bailly 51.2T CPO-Switch führte Broadcom den Tomahawk 6 Davisson CPO ASIC ein, der Einzelkanalgeschwindigkeiten von 200 Gbit/s erreicht und den optischen Stromverbrauch um 70 % senkt.
Intel:Intel profitiert von über 20 Jahren Forschung und konzentriert sich auf Optical Compute Interconnects (OCI), um CPU- und GPU-Chips direkt über optische Pfade mit hoher Bandbreite zu verbinden.
Cisco & Marvell:Erstellen Sie benutzerdefinierte SiliconOne CPO-Router und integrierte 3D-Silicon-Photonics-Engines direkt in benutzerdefinierten XPUs.
2. Halbleitergießereien
TSMC:Bereitstellung des grundlegenden Fertigungsmotors mit seiner COUPE-Plattform, der hochvolumige 3D-Hybridverbindungen optischer und elektrischer Schaltkreise ermöglicht.
Präzisionsausrichtung (FAUs):Tianfu Telecom ist ein weltweit führender Anbieter von hochpräzisen FAU-Fertigungs- und 1,6T-Light-Engines und fungiert als Hauptlieferant für High-End-KI-CPO-Systeme.
Laseremitter (ELS):Lumentum und Coherent sind führende Entwickler externer Laserquellen. Mittlerweile haben Unternehmen wie Yuanjie Technology eine starke Marktposition als Lieferant von CW-DFB-Laserchips aufgebaut.
Schalter- und Kühlinfrastruktur:Ruijie Networks, H3C und Kühlspezialisten wie Envic bieten CPO-bereite Flüssigkeitskühlungskonfigurationen zur Bewältigung hoher Wärmelasten an.
4. COBTELs Rolle im Ökosystem
Als OEM-Hersteller fortschrittlicher optischer Komponenten spielt COBTEL eine entscheidende Rolle auf der Ebene der physischen Infrastruktur. CPO-Systeme nutzen eine unglaublich hohe Faserzahl, um Laserlicht und -signale zu leiten. Unsere hochpräzisen MPO-Glasfaser-Patchkabel und kundenspezifischen Serverschränke wurden speziell für die Unterstützung der Sub{3}}-Toleranzen und der hohen Dichte entwickelt, die für CPO-Switches und KI-Beschleuniger erforderlich sind.
Wird CPO herkömmliche steckbare Module vollständig ersetzen?
Nein, CPO und steckbare optische Module werden auf absehbare Zeit nebeneinander existieren, da steckbare Module nach wie vor ideal für hochflexible und Hot-Swap-fähige Verbindungen über große Entfernungen sind, während CPO auf KI-Cluster mit geringer{3}Reichweite und extrem hoher Dichte abzielt. Pluggables sind nach wie vor der unbestrittene König der Datencenter-Verbindungen (DCI) über große Entfernungen, bei denen ein schneller Austausch des Frontpanels im laufenden Betrieb unerlässlich ist. CPO ist der ultimative Meister von Kurzstreckenanwendungen mit extrem hoher Bandbreite unter 100 Metern, wie etwa GPU-zu-GPU-Clustern in KI-Arbeitslasten, bei denen Bandbreitendichte und Energieeinsparungen höchste Priorität haben. Near-Packaged Optics (NPO) dient als Brückenschritt und platziert die optische Engine auf der Hauptplatine neben dem ASIC, um den elektrischen Pfad erheblich zu verkürzen, ohne die anfängliche Komplexität einer vollständigen 3D-CPO-Verpackung.
Steckbare Geräte: König der Ferngespräche und Flexibilität
Für -Rechenzentrumsverbindungen (DCI) über große Entfernungen-wie die Verbindung zweier Rechenzentren in einer Stadt oder einem Bundesstaat-werden herkömmliche steckbare Module wie unser optischer 800G-Transceiver mit hoher{3}Kapazität weiterhin der Standard sein.
Diese Links erfordern keine ultradichte Chip-Integration, aber sie erfordern eine hohe Flexibilität. Wenn ein Fernsender ausfällt, dauert der Austausch eines steckbaren Frontplattenmoduls nur wenige Sekunden und der Rest des Schalters bleibt in Betrieb.
CPO: Meister der kurzen -Distanzen und ultra-hohen Bandbreite
Das Zuhause von CPO liegt im KI-Cluster. Bei der Verbindung von GPUs mit anderen GPUs oder der Verbindung von Spine-Switches innerhalb einer einzelnen Halle mit kurzen Entfernungen (unter 100 Metern) sind Bandbreitendichte und Energieeinsparungen oberste Priorität.
In diesem Bereich ist CPO unübertroffen.
Branchenanalysten schätzen, dass CPO etwa 1 % der ausgelieferten KI-bezogenen optischen Module ausmachen wird. Mit der Ausweitung der 1,6T- und 3,2T-Architekturen wird die CPO-Marktdurchdringung jedoch zwischen 2028 und 2030 voraussichtlich auf 20–35 % ansteigen.
Das Sprungbrett: Near-Packaged Optics (NPO)
Da der Sprung von herkömmlichen steckbaren Geräten zu vollständigem CPO technisch komplex ist, hat die Branche einen Zwischenschritt namens Near-Packaged Optics (NPO) in Angriff genommen.
VerständnisWas ist ein optisches Verbindungsmodul?auf seiner grundlegenden Ebene ist der Ausgangspunkt für das Verständnis von CPO. Während es sich bei herkömmlichen Modulen um unabhängige, steckbare externe Boxen handelt, stellt CPO einen Übergang von einem „modularen System“ zu einem „Co-Packed-Chip-System“ dar.
Warum stoßen herkömmliche steckbare Module an ihre physikalischen Grenzen?
Herkömmliche steckbare Module stoßen bei Einzelkanalraten von 224 Gbit/s an ihre physikalischen Grenzen, da hochfrequente elektrische Signale über Kupferleiterbahnen schnell abgebaut werden und zur Wiederherstellung der Signalintegrität stromhungrige digitale Signalprozessoren (DSPs) erforderlich sind.
In den letzten 20 Jahren waren steckbare Transceiver das Fundament der Datenkommunikation. Wenn ein Modul kaputt ging, konnte ein Techniker es herausziehen und ein neues einsetzen, ohne den gesamten Schalter abzuschalten. Diese Plug-{3}}und-Einfachheit machte die Skalierung von Rechenzentren unglaublich einfach.
Wenn wir jedoch die Geschwindigkeit einzelner Kanäle auf 224 Gbit/s steigern, stoßen wir auf die Gesetze der Physik. Hochfrequente elektrische Signale unterliegen einer extremen Dämpfung (Verlust der Signalstärke), wenn sie durch Kupferleiterbahnen auf einer Leiterplatte (PCB) wandern.
Bei 224 Gbit/s verschlechtert sich das elektrische Signal so schnell, dass es vollständig verzerrt ist, wenn es über eine 10 bis 30 Zentimeter lange Kupferplatine das steckbare Modul erreicht. Es kommt wie ein verschwommenes Durcheinander aus Lärm an.
Um dieses Problem zu lösen, basieren herkömmliche Transceiver auf einem DSP-Chip (Digital Signal Processor). Der DSP fungiert wie ein Hochgeschwindigkeits-Rekonstruktor, der mithilfe komplexer Mathematik „errät“, wie das ursprüngliche Signal aussah, und es bereinigt.
Aber DSPs sind unglaublich energiehungrig-und teuer. Ein einzelner DSP-Chip in einem optischen Modul kann zwischen 5 und 10 Watt Strom verbrauchen. Multipliziert man das mit Dutzenden von Transceivern, die an einen einzigen Switch mit hoher -Dichte angeschlossen sind, erhält man ein massives thermisches Problem. Die Schalterblende verwandelt sich in einen virtuellen Ofen.
Sogar unsere hochoptimierten400G QSFP-DD-TransceiverBringen Sie das steckbare Design an seine absoluten technischen Grenzen. Jenseits dieser Geschwindigkeiten geht es beim Versuch, Kupferleiterbahnen zum Funktionieren zu bringen, nicht mehr darum, die Fertigung zu verbessern; es ist ein physischer Engpass. CPO löst dieses Problem nicht, indem es versucht, Kupfer besser zu machen, sondern indem es den Kupferpfad fast vollständig eliminiert.
Wie spart CPO so viel Strom?
CPO spart Strom, indem es den elektrischen Pfad von mehreren Zentimetern auf wenige Millimeter reduziert. Dadurch können Systeme energieintensive DSPs{0}}entfernen oder verkleinern und den Bedarf an Lasertreibern senken.
Die Stromsparvorteile von CPO ergeben sich aus zwei Hauptbereichen:
1. Eliminierung oder Verkleinerung des DSP
Da der Abstand zwischen dem Schaltchip (ASIC) und der optischen CPO-Engine nur wenige Millimeter beträgt, hat das elektrische Signal nahezu keinen Spielraum für eine Verschlechterung. Es kommt frisch und sauber an.
Das bedeutet, dass das System keinen schweren, stromhungrigen DSP benötigt, um eine komplexe Signalwiederherstellung durchzuführen. In vielen CPO-Designs kann der DSP vollständig eliminiert werden. Dadurch wird der Stromverbrauch pro Port sofort um 5 bis 10 Watt gesenkt.
2. Reduzierung der Fahrerleistung
Wenn die Signalleitungen kurz sind, müssen die elektrischen Verstärker (Treiber) nicht annähernd so viel Spannung erzeugen, um das Signal zu übertragen. Dadurch sinkt die Treiberleistung auf einen Bruchteil dessen, was herkömmliche Systeme benötigen.
Die realen-Energieeinsparungen dieser Umstellung sind dramatisch:
Einsparungen pro-Port:Laut von NVIDIA veröffentlichten Daten reduziert der Wechsel zu einem CPO-fähigen Design den Stromverbrauch einzelner Portsvon 30 Watt auf nur noch 9 Watt(ein Rückgang um 70 %).
System-Umfassende Einsparungen:Bei Scale-up-KI-Architekturen zeigte die Hardwareanalyse von Meta, dass ein herkömmliches steckbares 800G-Modul etwa 15 W verbraucht, während die optische Engine im Inneren etwa 15 W verbrauchtDer Bailly CPO-Switch von Broadcom verbraucht nur 5,4 W pro 800 Gder bereitgestellten Bandbreite (65 % Energieeinsparung).
Stromsparen senkt nicht nur Ihre Stromrechnung; es senkt auch die Kühlkosten. In riesigen KI-Trainingsclustern verbraucht die Kühlung der Hardware oft fast so viel Strom wie der Betrieb der Prozessoren selbst. Durch die Eliminierung der Wärme auf Chipebene macht CPO umweltfreundliches, äußerst nachhaltiges KI-Computing zur Realität.
Wie sieht ein CPO-System von innen aus?
Ein Standard-CPO-System besteht aus drei Kernkomponenten: einer Silizium-Photonik-Engine für die elektro{0}optische Umwandlung, einem hochpräzisen Glasfaser-Array (FAU) für externe Konnektivität und einem anwendungsspezifischen Schaltchip mit integrierter Schaltung (ASIC), der als Gehirn fungiert.
Im Inneren eines gemeinsam verpackten Optikdesigns ändert sich das physische Layout von einer ausgebreiteten Platine zu einem hochdichten, integrierten Mikrosystem. Hier sind die drei Säulen, die sein Inneres ausmachen:
1. Die Silicon Photonics Engine (PIC)
Im Gegensatz zu herkömmlichen Transceivern, die einzelne, separate Laser und optische Komponenten verwenden, setzt CPO auf Siliziumphotonik (SiPh). Photonische integrierte Schaltkreise (PICs) werden mithilfe von Standard-CMOS-Siliziumprozessen hergestellt (dieselben Fabriken, die auch Computer-CPUs herstellen). Dadurch können Ingenieure mikroskopisch kleine optische Wellenleiter, Modulatoren und Detektoren direkt auf einen Siliziumchip drucken.
2. Hochpräzise Faser-Array-Einheit (FAU)
Sobald die Silizium-Photonik-Engine elektrische Signale in Licht umwandelt, muss dieses Licht in Glasfasern geleitet werden. Die Fiber Array Unit (FAU) richtet Dutzende einzelner Fasern mit mikroskopischer Präzision auf die optischen Ports des PIC aus. Da die optischen Kerne nur wenige Mikrometer breit sind, kann selbst eine kleine Fehlausrichtung die Verbindung zerstören.
Wenn wir bei COBTEL hochdichte MPO- und Breakout-Faserbaugruppen herstellen, ist das Polieren der Endflächen im Mikrometerbereich- bereits ein wichtiger technischer Schwerpunkt. Bei CPO-Systemen wird diese Präzision direkt auf das Chipsubstrat skaliert.
3. Der Switch-ASIC (Core Brain)
Dies ist der zentrale Prozessor, der das Netzwerkrouting verwaltet. Bei CPO wird dieser massive Chip direkt neben der Silizium-Photonik-Engine auf einem einzelnen Multi-Chip-Gehäusesubstrat platziert, wobei fortschrittliche Verpackungstechnologien (wie 2,5D- oder 3D-Stacking) zum Einsatz kommen.
Die externe Laserquelle (ELS): Platzierung der Glühbirne außerhalb des Ofens
In einem CPO-Gehäuse gibt es eine große Designherausforderung: Hitze. Der Silizium-Schalter-ASIC wird unglaublich heiß (er läuft wie ein kleiner Ofen), aber Laser sind sehr temperaturempfindlich. Wird ein Laserchip zu heiß, sinkt seine Effizienz und seine Lebensdauer sinkt.
Um dieses Problem zu lösen, verwenden CPO-Architekturen eine externe Laserquelle (ELS). Der Laserstrahler wird vollständig aus dem heißen Chipgehäuse herausgenommen und auf der kühlen Frontplatte des Schalters platziert. Glasfaserkabel mit hoher-Dichte leiten dann das unmodulierte Laserlicht von der Frontplatte in die CPO-Engine auf dem Chip.
Dieses Design schützt die „hitzeempfindlichen Glühbirnen“ vor dem „Ofen“ und macht das System dadurch wesentlich zuverlässiger. Um diese Komponentendynamik zu beherrschen, ist es äußerst nützlich, sie zu studierenHauptbestandteile eines optischen Transceivers .
Haupttypen der Verpackungsstruktur optischer CPO-Module
Die Art und Weise, wie Ingenieure die optischen und elektrischen Chips physisch anordnen, verbinden und stapeln, definiert die CPO-Verpackungsstruktur. Heute hat sich die Branche auf drei Hauptstrukturen festgelegt: 2D-, 2,5D- und 3D-Verpackung.
1. 2D-Verpackung (Side-by-Side-Integration)
In einer 2D-Konfiguration werden der elektronische integrierte Schaltkreis (EIC) und der photonische integrierte Schaltkreis (PIC) nebeneinander auf demselben organischen Substrat oder PCB platziert.
Drahtbonden CPO:EIC und PIC werden mit dem Substrat verbunden und dünne Golddrähte überbrücken die Lücke zwischen ihnen. Obwohl dies sehr flexibel und einfach zu bauen ist, erzeugen die Drahtschleifen eine hohe parasitäre Kapazität, die die Hochgeschwindigkeitsleistung einschränkt.
Flip-Chip CPO:Die Chips werden auf den Kopf gestellt und durch kleine Metallhöcker mit einem Keramiksubstrat verbunden. Dies sorgt für einen kürzeren Signalweg und eine bessere Thermik, aber mehrschichtige Keramiksubstrate sind teuer.
Fan-Out Wafer-Level Packaging (FOWLP):
Elektronische Chips (EIC) und optische Chips (PIC) werden in ein Epoxidharz-Formmassesubstrat (EMC) eingebettet, wobei die optoelektronische Verbindung durch eine Umverteilungsschicht (RDL) erreicht wird. Dadurch werden Drahtbonds und Unebenheiten vollständig eliminiert, wodurch ein sehr dünnes Hochleistungsmodul entsteht. Dieses Design eliminiert Drahtverbindungen oder Unebenheiten und ergibt ein kompaktes Paket mit hoher -Leistung und hoher-Dichte, das Verbindungsleitungen verkürzt und die Signalintegrität optimiert. Der Chip hat eine kleine Grundfläche und ist über den Fan-Out-Bereich mit dem ASIC-Substrat verbunden. Der Prozess ist jedoch komplex und umfasst die Waferrekonstitution, das Formen und die Bildung der Umverteilungsschicht (RDL), wobei jeder Schritt die Zuverlässigkeit des Gehäuses beeinträchtigt. Die Wiederherstellung des Wafers erfordert eine hohe Positionierungsgenauigkeit, und eine Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) während des Formens kann leicht zu Waferverzug und Chipverschiebung führen.
Ein Querschnitt hybrider optischer Verpackungen auf Basis der FOWLP-Plattform, geeignet für (a) Multimode- und (b) Singlemode-Anwendungen. Bei Multimode-Verpackungen ist die Richtung der Lichtausbreitung vertikal; Bei optischen Single---Mode-Gehäusen ist es lateral.
Beispiel aus der realen-Welt:Der Bailly 51.2T CPO-Switch von Broadcom nutzt FOWLP, um acht optische Engines um den zentralen Switch-ASIC zu packen.
Bei der 2,5D-Verpackung wird eine zusätzliche Schicht namens „An“ eingeführtInterposerzwischen den aktiven Chips und dem unteren Substrat. Die aktiven Chips sitzen auf diesem Interposer, der eine unglaublich dichte, mikroskopisch kleine Verdrahtung enthält, um Signale zwischen ihnen zu leiten.
Silizium-Interposer:
PIC und EIC sind per Flip-Chip auf einen Silizium-Interposer gebondet, der über eine mehrschichtige RDL-Struktur verfügt und TSVs (Through-Silicon Vias) zur Verbindung mit der Leiterplatte enthalten kann. Zu den Vorteilen gehören eine hohe Integrationsdichte, ein dünnes Profil, integrierte Bumps, eine gute CTE-Anpassung an Chipmaterialien, reduzierte Verformung, verbesserte Zuverlässigkeit und elektrische Verbindungen mit hoher Bandbreite. Allerdings ist es mit hohen Kosten (aufgrund der TSV-Herstellung und der Oxidation der Isolationsschicht) und einer schlechten elektrischen Leistung konfrontiert (Silizium ist ein Halbleiter, der während der Signalübertragung zu einer starken elektromagnetischen Kopplung mit dem Substrat führt, was Wirbelströme erzeugt und die Signalintegrität beeinträchtigt).
Glas-Interposer:Chips sitzen auf einem Glasinterposer. Glas ist ein außergewöhnlicher elektrischer Isolator, der hochfrequente Signale klar hält.
Meilenstein des OFC 2026:Intel stellte auf der Optical Fiber Communication Conference 2026 einen CPO-Prototyp mit Glassubstrat vor10-fache Steigerung der Verbindungsdichte .
Komponenten wie PICs, Treiber und TIAs werden per Flip-Chip auf ein Glasträgersubstrat gebondet. Optische Signale werden über Wellenleiter auf der Rückseite des Glasträgersubstrats übertragen und an optische Fasern gekoppelt. Elektrische Signale werden durch metallisierte Through-Glass Vias (TGVs) im Glasträgersubstrat geleitet. Glas hat einen höheren Elastizitätsmodul und eine höhere Härte, und sein Wärmeausdehnungskoeffizient kann mit dem von Silizium und Leiterplatten mithalten, wodurch interne Systemspannungen reduziert, Verformungen bei großen Chips minimiert und Ausbeute und Zuverlässigkeit verbessert werden. Allerdings ist Glas spröde und chemisch inert; TGVs haben große Durchmesser; Zeitaufwand und Kosten für die Beschichtung sind hoch; seine schlechte Haftung auf Metallen kann zur Delaminierung führen; und die Wärmeableitung ist schlecht.
CPO-Lösung auf Basis von Corning-Glas-
EMIB (Embedded Multi-die Interconnect Bridge):Anstelle eines riesigen, teuren Interposers wird eine winzige, dünne Silizium-„Brücke“ direkt unter den Chipkanten in das organische Substrat eingebettet, um diese zu verbinden. Das spart Geld und sorgt für eine hervorragende Signalintegrität.
3. 3D-Verpackung (vertikale Stapelung)
3D-Verpackungen stellen die ultimative Weiterentwicklung von CPO dar. Anstatt die optischen und elektrischen Chips nebeneinander-an-zu platzieren, stapeln Ingenieure sie vertikal, direkt übereinander.
PIC als Interposer:Der elektronische Chip (EIC) wird mithilfe fortschrittlicher Kupfer{0}}zu-Hybridverbindungen direkt auf den optischen Chip (PIC) gestapelt.
Plattformstandard:Die 3D-Plattform COUPE (Compact Universal Photonic Engine) von TSMC nutzt diesen Ansatz und senkt die parasitäre Kapazität um unglaubliche 85 % und die Signallatenz um 95 %.
ASIC-Chips und optoelektronische (OE) Chips (oder MEM-Comp-Module und OE-Module) werden auf einem PIC-Interposer gestapelt, der eine horizontale und vertikale elektrische Verbindung durch Metallverbindungen und TSVs erreicht. Dadurch wird die Gehäusegröße weiter reduziert, die Verbindungslänge von Chip-zu- verkürzt, eine hochdichte Integration erreicht, Übertragungsverzögerungen und Rauschen verringert, Chipverluste minimiert und die Zuverlässigkeit der Wärmeausdehnung erhöht. Die SoIC-Bonding-Technologie von TSMC kann parasitäre Effekte an der EIC-PIC-Schnittstelle minimieren und so Leistung und Leistung verbessern. Allerdings ist der Herstellungsprozess komplex, mit hohen Kosten und strengen Anforderungen an Materialien und Fertigungspräzision verbunden. Der TSV-Herstellungsprozess (Durchkontaktierung, Abscheidung von Isolations-/Barriere-/Keimschichten, Kupferfüllung, chemisch-mechanisches Polieren, Wafer-Ausdünnung, Wafer-Bonding usw.) ist technisch anspruchsvoll und wirkt sich direkt auf die TSV-Leistung und die Zuverlässigkeit des 3D-Packagings aus.
EIC als Interposer:Der PIC ist auf dem EIC gestapelt. Dadurch kann der heiße elektronische Chip zur einfacheren Kühlung direkt mit dem unteren Substrat verbunden werden.
Der PIC wird per Flip-Chip auf den EIC gebondet und der EIC wird dann über ein Substrat mit dem ASIC-Chip verbunden. Beispielsweise integriert die Lösung von Broadcom einen 25,6 Tbit/s Tomahawk 4 Switching-Chip mit vier optischen CPO-Engines in einem einzigen Switch, wobei jede optische Engine 3,2 Tbit/s unterstützt. Dadurch werden auch eine hohe Integrationsdichte und kurze Leiterbahnen erreicht. Ähnlich wie bei der Verwendung des PIC als Interposer sind die Komplexität und die Kosten der 3D-Verpackung die größten Herausforderungen.
Einbettung organischer Substrate:Die Silizium-Photonik wird direkt in ein organisches Substrat eingebettet und nutzt eingebaute Polymerwellenleiter zur Lichtleitung. Dies ist äußerst kostengünstig-, neigt aber bei starker Hitze dazu, sich zu verziehen.
Photonische Transceiverchips aus Silizium sind in ein organisches Substrat eingebettet und über Polymerwellenleiter mit einer Glasfaserschnittstelle verbunden. Die RDL-Schicht wird direkt auf dem eingebetteten photonischen Siliziumchip und der Zwischenschicht hergestellt, die mit dem LSI verbunden ist. Dies bietet niedrige Herstellungskosten, eine verbesserte Chip-Integration und eine verbesserte Signalübertragungsleistung. Allerdings weist der organische Interposer einen hohen Wärmeausdehnungskoeffizienten (CTE) und eine schlechte Dimensionsstabilität auf, was die Breite der Verbindungsleitungen und die I/O-Dichte begrenzt. Außerdem weist es eine schlechte Wärmeleitfähigkeit, eine unzureichende Wärmeableitung, einen niedrigen Elastizitätsmodul auf und neigt während der Herstellung zu Verformungen.
Schematische Darstellung eines in Silizium-Photonik-eingebetteten Interposers
Hier ist eine Zusammenfassung der Kompromisse zwischen diesen drei strukturellen Ansätzen:
Verpackungsart
Verbindungsdichte
Signalintegrität
Herstellungskosten
Wärmemanagement
Kommerzielle Bereitschaft (ab 2026)
2D-Verpackung
Mäßig
Mäßig
Niedrig bis mittel
Gerecht
Reife (Broadcom Bailly, Cisco SiliconOne)
2,5D-Verpackung
Hoch
Hoch
Hoch
Gut
Skalierung (CoWoS-Systeme)
3D-Verpackung
Ultra-Hoch
Exzellent
Sehr hoch
Anspruchsvoll (Flüssigkeitskühlung erforderlich)
Neu (NVIDIA Quantum-X800, TSMC COUPE)
Wer baut CPO auf? Die globale Ökosystemkarte
CPO ist keine lokalisierte Anstrengung; Es hat eine massive globale Zusammenarbeit in den Bereichen Siliziumdesign, fortschrittliche Verpackung, Laserfertigung und physische Verkabelungsinfrastruktur ausgelöst.
1. Internationale Silizium- und Systemgiganten
NVIDIA : Der aggressivste Treiber der CPO-Kommerzialisierung. Der flüssigkeitsgekühlte CPO-Switch Quantum-X800 Q3450-LD von NVIDIA (unter Verwendung der 3D COUPE-Plattform von TSMC) liefert genau das115,2 Tbit/s Gesamtbandbreiteüber 144 Ports, wobei der DSP vollständig entfernt wird, um über 3 Kilowatt Strom pro Switch-Rack einzusparen.
Broadcom : Der frühe Pionier. Nach seinem Bailly 51.2T CPO-Switch führte Broadcom den Tomahawk 6 Davisson CPO ASIC ein, der Einzelkanalgeschwindigkeiten von 200 Gbit/s erreicht und den optischen Stromverbrauch um 70 % senkt.
Intel : Intel profitiert von über 20 Jahren Forschung und konzentriert sich auf Optical Compute Interconnects (OCI), um CPU- und GPU-Chips direkt über optische Pfade mit hoher Bandbreite zu verbinden.
Cisco & Marvell : Erstellen Sie benutzerdefinierte SiliconOne CPO-Router und integrierte 3D-Silicon-Photonics-Engines direkt in benutzerdefinierten XPUs.
2. Halbleitergießereien
TSMC:Bereitstellung des grundlegenden Fertigungsmotors mit seiner COUPE-Plattform, der hochvolumige 3D-Hybridverbindungen optischer und elektrischer Schaltkreise ermöglicht.
Präzisionsausrichtung (FAUs):Tianfu Telecom ist ein weltweit führender Anbieter von hochpräzisen FAU-Fertigungs- und 1,6T-Light-Engines und fungiert als Hauptlieferant für High-End-KI-CPO-Systeme.
Laseremitter (ELS):Lumentum und Coherent sind führende Entwickler externer Laserquellen. Mittlerweile haben Unternehmen wie Yuanjie Technology eine starke Marktposition als Lieferant von CW-DFB-Laserchips aufgebaut.
Schalter- und Kühlinfrastruktur:Ruijie Networks, H3C und Kühlspezialisten wie Envic bieten CPO-bereite Flüssigkeitskühlungskonfigurationen zur Bewältigung hoher Wärmelasten an.
4. COBTELs Rolle im Ökosystem
Als OEM-Hersteller fortschrittlicher optischer Komponenten spielt COBTEL eine entscheidende Rolle auf der Ebene der physischen Infrastruktur. CPO-Systeme nutzen eine unglaublich hohe Faserzahl, um Laserlicht und -signale zu leiten. Unsere hohe-PräzisionMPO-Faser-Patchkabelund BrauchServerschränkewurden speziell für die Unterstützung der Sub--Toleranzen und der hohen Dichte entwickelt, die für CPO-Schalter und KI-Beschleuniger erforderlich sind.
Wird CPO herkömmliche steckbare Module vollständig ersetzen?
Nein, CPO und steckbare optische Module werden auf absehbare Zeit nebeneinander existieren, da steckbare Module nach wie vor ideal für hochflexible und Hot-Swap-fähige Verbindungen über große Entfernungen sind, während CPO auf KI-Cluster mit geringer{3}Reichweite und extrem hoher Dichte abzielt.
Trotz der großen Aufregung um zusammengepackte Optiken handelt es sich nicht um einen Einheitsersatz für herkömmliche steckbare Module. Stattdessen werden die beiden Technologien nebeneinander existieren und jeweils unterschiedliche Rollen im Netzwerk übernehmen.
Steckbare Geräte: König der Ferngespräche und Flexibilität
Für -Rechenzentrumsverbindungen (DCI) über große Entfernungen-wie die Verbindung zweier Rechenzentren in einer Stadt oder einem Bundesstaat-herkömmliche steckbare Module wie unsere -KapazitätOptischer 800G-Transceiverwird der Standard bleiben.
Diese Links erfordern keine ultradichte Chip-Integration, aber sie erfordern eine hohe Flexibilität. Wenn ein Fernsender ausfällt, dauert der Austausch eines steckbaren Frontplattenmoduls nur wenige Sekunden und der Rest des Schalters bleibt in Betrieb.
CPO: Meister der kurzen -Distanzen und ultra-hohen Bandbreite
Das Zuhause von CPO liegt im KI-Cluster. Bei der Verbindung von GPUs mit anderen GPUs oder der Verbindung von Spine-Switches innerhalb einer einzelnen Halle mit kurzen Entfernungen (unter 100 Metern) sind Bandbreitendichte und Energieeinsparungen oberste Priorität.
In diesem Bereich ist CPO unübertroffen.
Branchenanalysten schätzen, dass CPO etwa 1 % der ausgelieferten KI-bezogenen optischen Module ausmachen wird. Mit der Ausweitung der 1,6T- und 3,2T-Architekturen wird die CPO-Marktdurchdringung jedoch zwischen 2028 und 2030 voraussichtlich auf 20–35 % ansteigen.
Das Sprungbrett: Near-Packaged Optics (NPO)
Da der Sprung von herkömmlichen steckbaren Geräten zu vollständigem CPO technisch komplex ist, hat die Branche einen Zwischenschritt namens Near-Packaged Optics (NPO) in Angriff genommen.
Bei NPO wird die optische Engine nicht auf dem teuren Siliziumsubstrat mit dem ASIC platziert. Stattdessen sitzt es auf dem Motherboard direkt neben dem ASIC. Dies verkürzt den elektrischen Weg im Vergleich zu steckbaren Geräten erheblich, vermeidet jedoch die hohen Verpackungskosten und thermischen Herausforderungen eines vollständigen CPO. Es dient als zuverlässiges Sprungbrett für Rechenzentrumsbetreiber, die eine höhere Effizienz ohne die Fertigungsrisiken einer 3D-Integration wünschen.
COBTEL: Das physische „optische Puzzleteil“ für KI-Rechenleistung
Mit dem Übergang von Netzwerken von traditionellen Architekturen zu gemeinsam gebündelten Optiken steigt die Nachfrage nach präziser, verlustarmer physischer Verkabelung exponentiell. Ein CPO-Switch kann seine optischen Engines auf einem -Chip packen, aber diese Engines müssen immer noch über Hunderte von Glasfasern mit der Außenwelt verbunden sein.
Hier kommt COBTELs 20+ Jahre Erfahrung in der Herstellung ins Spiel.
Wir stellen die komplette physische Infrastruktur bereit, die optische Hochgeschwindigkeitsübergänge-unterstützt:
Sub-Micron-polierte Baugruppen:Unsere MPO- und High-Density-Breakout-Glasfaserkabel sorgen dafür, dass die Glasfaser-zu-Chip-Schnittstellen nur minimale Einfügungsverluste erleiden.
Hochgeschwindigkeits-Pluggables:Wir fertigen weiterhin robustGlasfaser-Transceiver-Typenvon 10G bis 800G und unterstützt hybride Netzwerkbereitstellungen, bei denen steckbare und CPO-Systeme nebeneinander-neben-laufen.
Integrierte Kabelschränke:Unsere strukturellen Server-Racks und Kabelmanagement-Tools sind darauf ausgelegt, die massiven Glasfaserbündel, die CPO-Systeme benötigen, zu organisieren und so optimale Kühlung und Biegeradiussicherheit zu gewährleisten.
Wenn wir Glasfaser-Arrays mit hoher{0}Dichte und MPO-Breakout-Setups für Hyperscale-Umgebungen entwerfen, konzentriert sich unser Technikteam stark auf Sub-Mikrometer-Polierung und kundenspezifisches Schrankmanagement, um jegliche Signalverschlechterung zu vermeiden. Wir kontrollieren den gesamten Prozess-von der Konstruktion und dem Formenbau-bis hin zum Testen und der automatisierten Montage-und stellen so sicher, dass Ihre physischen Schichten vollständig für die nächste Generation der Datenverarbeitung bereit sind.
Häufig gestellte Fragen
1. Was ist der Unterschied zwischen gemeinsam verpackter Optik und steckbaren optischen Transceivern?
Steckbare Transceiver sind separate, im laufenden Betrieb austauschbare Module, die in die Frontplatte eines Schalters eingesetzt werden und über lange Kupferleiterplattenleiterbahnen mit dem Schalterchip kommunizieren. Co-Packed Optics (CPO) integrieren die optische Engine direkt mit dem Schalterchip auf einem einzigen Substrat und reduzieren so den elektrischen Signalpfad auf nur wenige Millimeter, um Strom zu sparen und die Signalqualität zu verbessern.
2. Warum verwendet CPO Siliziumphotonik anstelle herkömmlicher Laserchips?
CPO nutzt die Siliziumphotonik, weil sie die Herstellung optischer Komponenten mit Standard-CMOS-Halbleitergeräten ermöglicht und den direkten Aufbau mikroskopischer optischer Wellenleiter und Modulatoren auf einem Siliziumchip ermöglicht. Dadurch ist es möglich, optische Engines in Massenproduktion-zusammen mit Computerprozessoren und Switch-ASICs in derselben Reinraumumgebung zu produzieren und zu verpacken.
3. Was ist Near-Packaged Optics (NPO) und wie unterscheidet es sich von CPO?
Near-Packaged Optics (NPO) ist ein Übergangsdesign, bei dem die optischen Engines auf der Switch-Hauptplatine direkt neben dem Switch-Chip sitzen, anstatt sich das gleiche Siliziumsubstrat zu teilen. NPO bietet einen viel kürzeren Signalpfad als herkömmliche steckbare Frontpanel-Anschlüsse und vermeidet gleichzeitig die extremen thermischen, Ertrags- und Ausrichtungskomplexitäten von vollständig zusammengepackten Optiken (CPO).
4. Welche Verkabelungsinfrastruktur benötigt ein CPO-Switch?
Da CPO-Switches Hunderte von optischen Kanälen auf sehr kleinem Raum unterbringen, erfordern sie Glasfaserbaugruppen mit hoher -Dichte und geringem-Verlust, wobei hauptsächlich MPO/MTP-Patchkabel mit mehreren Glasfasern und speziell-entwickelte Glasfaser-Breakout-Panels mit hoher Dichte verwendet werden. Präzise, staub-freie Verbindungen und im Sub-Mikrometerbereich polierte Anschlüsse sind absolut entscheidend, um eine Signalverschlechterung bei diesen ultrahohen Geschwindigkeiten zu verhindern.
5. Welchen Zusammenhang hat die Flüssigkeitskühlung mit zusammengepackten Optiksystemen?
Switch-Chips (ASICs) laufen unglaublich heiß und in einem CPO-System sind die temperaturempfindlichen optischen Engines direkt daneben auf demselben Substrat untergebracht. Da die herkömmliche Luftkühlung diese konzentrierte Wärme nicht sicher abführen kann, sind CPO-Schalter fast immer auf Flüssigkeitskühlplatten oder Direkt-zu-Chip-Flüssigkeitskühlsysteme angewiesen, um sowohl den ASIC als auch die Optik auf sicheren Betriebstemperaturen zu halten.
